Lab_2

MIPS架构CPU的传统流程可分为取指、译码、执行、访存、回写(Instruction Fetch, Decode, Execution, Memory Request, Write Back)，五阶段。实验一完成了执行阶段的ALU部分，并进行了简单的访存实验，本实验将实现取指、译码两个阶段的功能。

取指阶段可分为PC自增和访问指令存储器，PC随着时钟周期变化自增，输出地址及使能信号，传至指令存储器，读出相应地址的指令。

指令取出后，需进行译码，判断具体指令类型，生成相关信号。控制器(Controller)是CPU的重要组成部分，通过控制器生成CPU数据通路中各个控制信号，使得单条指令能够正确完成数据路径的执行。