1.1.实验目的

1. 掌握运算器的组成结构和工作原理；

2. 学习Verilog不同形式的编程方式，理解assign和always的区别；

3. 掌握存储器阵列(memory array)的原理，并使用BlockMemoryGenerator设计一个合适大小的RAM；

4. 掌握存储器的读写的过程。