Student_Guide
  • Introduction
  • Lab_1
    • 1.1.实验目的
    • 1.2.实验设备
    • 1.3.实验原理
      • 1.3.1.ALU实验
      • 1.3.2.存储器实验
        • 1.3.2.1.存储器阵列
        • 1.3.2.2.存储器端口
      • 1.3.3.Verilog组合逻辑实现方式
    • 1.4.实验内容
      • 1.4.1.ALU实验
      • 1.4.2.存储器实验
    • 附录A.MINISYS开发板基本信息
    • 附录B.MINISYS引脚说明
    • 附录C.七段数码管的使用
    • 附录D.(无)符号扩展
    • 附录E.Block Memory Generator设置
  • Lab_2
    • 2.1.实验目的
    • 2.2.实验设备
    • 2.3.实验原理
    • 2.4.实验内容
    • 2.5.实验步骤
    • 附录A
  • Lab_3
  • Lab_4
Powered by GitBook
On this page

Was this helpful?

  1. Lab_1

1.1.实验目的

  1. 掌握运算器的组成结构和工作原理；

  2. 学习Verilog不同形式的编程方式，理解assign和always的区别；

  3. 掌握存储器阵列(memory array)的原理，并使用BlockMemoryGenerator设计一个合适大小的RAM；

  4. 掌握存储器的读写的过程。

PreviousLab_1Next1.2.实验设备

Last updated 5 years ago

Was this helpful?